본문 바로가기
회로 설계(Circuit Design)/MOSFET 증폭기 회로 해석

PSpice OrCad 를 사용한 MOSFET 실험

by THeon.i 2022. 8. 24.
728x90

NMOS Enhancement MOSFET

 

▶ Model Library 설정 ( Mbreakn 우클릭 → Edit PSpice Model → 아래 모델 라이브러리 입력 )

 ▷.model Mbreakn NMOS LEVEL=1 VTO=0.7
    +GAMMA=0.45 PHI=0.9 NSUB=9E+14
    +LD=0.08E-6 UO=150 LAMBDA=0.1
    +TOX=5.75E-9 PB=0.9 CJ=0.56E-3
    +CJSW=0.35E-11 MJ=0.45 MJSW=0.2
    +CGDO=0.4E-9 JS=1.0E-8

    ※ W=10u, L=0.5u ※

 

 ▷VTO : 제로 바이어스시 문턱전압

     GAMMA : Bulk Threshold 파라미터

     PHI : Surface 전위

     UO : Mobility(이동도)

     TOX : 게이트 산화막 두께

     PB ; Bulk 접합 전위

     CJ : Zero-biasBulk접합의 단위면적당 캐패시턴스

     CJSW : Zero-biasBulk접합부의 옆면에서의 단위길이당 캐패시턴스

     MJ ; Bulk접합 부위의 경사 계수

     MJSW : Bulk접합부의 옆면에서의 경사 계수

     CGDO ; Gate-Drain간 채널폭에 단위길이당 캐패시턴스

     JS ; Bulk접합의 단위면적당 포화전류

 

 

 

실험Ⅰ 회로도

▶ 실험 Ⅰ, 전류(Id) 측정 

 ▷ Vgs를 0~3[V] 까지 증가시, 0.7[V]에서부터 대전류 Id가 흐르는 것을 볼 수 있다 ( 밑에 파형 결과 참고 )

     그전 Model Library 에서 VTO(문턱전압) 의 값을 0.7[V] 로 설정 하였기 때문이다.

 

실험 Ⅰ 파형결과

 

 

 

 

 

 

 

실험 Ⅱ 회로도

▶ 실험 Ⅱ, Vds 시뮬레이션

 ▷ 회로도는 위와 동일하고, Vgs를 0~3[V] 까지, Vds는 1~3[V] 까지 증가시킨다 하면

     아래와 같은 그래프가 나온다. 

 

실험 Ⅱ 파형결과