FET(Field Effect Transistor)
JFET(Junction Effect Transistor) and MOSFET(Metal-Oxide-Semi Effect Transistor) and MESFET
Enhencement(증가형) MOSFET and Depletion(공핍형) MOSFET
- MOSFET 을 쓰는 이유 ( Compared to BJT )
보다 작은 영역, 간단한 과정, 저전력 그리고 대부분의 VLSI들은 MOS의 기술을 이용한다.
- MOSFET의 구조 (MOSFET Structure)
▷ 4개의 터미널 : D(drain), G(gate), Source(S), Body(B) 로 이루어져 있다.
▷ S&D는 대칭으로 이루어져 있다, S&D can be interchanged
▷ Silicon Gate 사용 (polySi)
- MOSFET의 배치 및 심볼
1 . MOSFET 의 I-V 특성 동작모드
※ I-V Curve를 이해하기 전, 채널이 어떻게 생기는지 채널이 포화되어 사라지는 특성을 먼저 이해 ※
-> Enhancement Type
◎ 채널 형성 ( Creating a Channel )
▶ Vgs 에 (+)전압 즉 positive한 전압을 걸어준다면?
▷ p-type sub에 있는 (-), (+) 캐리어중 다수 캐리어인 (+)정공은 밀려나고, (-)전자는 Vgs의 (+)정공에 의헤
위로 끌려(올라)간다 → Body의 (+)정공이 밀려남에 따라 그 자리에 공핍영역(Depletion region) 생성
▷ Vgs의 (+)정공에 의해 올라간 (-) 전압이 Source & Drain 사이에 채널(Channel)을 형성한다.
▶ 문턱전압, Threshold Voltage(Vt)
▷ 채널이 형성되는 그 시점의 전압, 충분한 (-)전자들이 채널에 축적된 것
◎ 채널이 형성 되고, Vds 점점 증가 했을 때
▶ Vds↑ 시, Channel의 전압
▷ Source쪽 전압은 깊은 채널을 가지고, Drain쪽 전압은 얕은 채널을 가지게 된다.
▷ Vds가 증가할수록 드레인 채널 끝이 뾰족해지는 현상이 발생하게 된다.
▶ 그림 이해
▷ 위의 그림에서 보듯이 Vgs가 5[V] 라 가정하면, Source 쪽의 전압은 Ground 되어 있기 때문에 0V 라고 하자. 그러면 Source 와 Vgs 간의 전압차는, Vgs 전압 그대로인 5[V] 이므로, 원래의 채널에도 큰 변화가 없다.
▷ 반대로 Vgs 가 5[V]이고, Vds 가 3[V] 라고 가정하면, Drain 쪽의 전압차는 2[V] 이므로 전압의 차이가 난다. 결국은 Vgs와 Vds의 전압 차이로 인하여 채널이 뾰족해지는 현상이 발생하게 되고 Vds가 점점 더 커질수록 공핍층이 생겨 채널이 막히게 되는 Pinch-off 현상이 나타난다.
▷V = IR, 즉 Vds 전압이 증가할수록 채널이 막혀 Id 전류는 낮아지므로, 채널이 좁아질수록 저항은 더욱 커진다.
◎ I-V Curve 이해
▶ Cut-off (차단영역)
▷ Vgs 가 Vt 보다 작을 때( Vgs < Vt ) 일 때, 드레인 전류인 Id=0 인 영역이다. ( Triode의 전 상태 )Vgs에 양(+)의 전압을 걸어 채널이 형성되는 전압이 Vt인데, 이 Vt의 전압보다 작은 전압인 Vgs의 상태를 차단영역이라고 한다. 즉 채널이 형성되기 전이기 때문에 채널이 없고, 전류가 흐르지 않는다.
▶ Triode (선형영역)
▷ Vgs가 Vt 보다 클 때( Vgs > Vt ) 와 ( Vds < Vgs - Vt ) 일 때, 드레인 전류 Id가 Vgs와 Vds의 영향을 받게 되는 영역이다. 즉 Cut-off 영역과는 다르게 Vgs가 Vt 문턱전압을 넘어 채널이 형성되고, 전류가 흐른다.
▷ 위의 그래프에서 보듯이 Triode 영역에서는 Vds 전압에 의해 Id의 양이 선형적으로 증가되는 것을 볼 수 있다. Vds 전압으로 전류 조절이 가능하다.
▶ Saturation (포화영역 )
▷ Vgs가 Vt 보다 클 때( Vgs > Vt ) 와 ( Vds > Vgs - Vt ) 일 때, Triode 영역에서는 Vds 전압으로 Id의 양이 선형적으로 증가되었지만 이제는 아니다. Vds 전압으로는 더 이상 전류를 증가시킬 수 없다.
▷ Vgs와 Vds의 전압 차이로 인하여 채널이 뾰족해지는 현상, Pinch-off 현상 때문에 전류는 포화된다. 밑에 사진을 보듯이 이제는 Id 전압을 Vds 전압이 아닌 Vgs 전압으로 조정이 가능하다.
◎ 마지막
▶ Vgs < Vt ( 차단 영역, 전압식 )
Vds < Vgs - Vt ( 선형 영역, 전압식 )
Vds(sat) = Vgs - Vt ( 포화 전압 )
Vds > Vgs - Vt ( 포화 영역, 전압식 )
▶ Vds 가 0~5[V] 이고, Vgs 도 0~5[V], Vt=1[V] 라고 가정하고, 상황을 4가지로 나뉘어 봤다.
1. Vds=0[V], Vgs=0.1[V], Vt=1[V]
2. Vds=0[V], Vgs=3[V], Vt=1[V]
3. Vds=2[V], Vgs=3[V], Vt=1[V]
4. Vds=5[V], Vgs=3[V], Vt=1[V]
'회로 설계(Circuit Design) > MOSFET 증폭기 회로 해석' 카테고리의 다른 글
| MOSFET, 바디 이펙트(Body Effect, Threshold Modulation) (0) | 2023.01.04 |
|---|---|
| MOSFET, 채널 길이 변조 효과(Channel Lenth Modulation Effect) (0) | 2022.12.12 |
| PSpice OrCad 를 사용한 MOSFET 실험 (0) | 2022.08.24 |
